14微米叠十层芯片几近零偏移，浦项科大提升芯片堆叠密度至HBM四倍

7月8日消息，浦项科技大学研究团队近日宣布开发出超薄半导体芯片稳定堆叠技术，由机械工程系金锡教授、金宇铉博士生及韩国工业技术研究院金浩铉博士共同完成。

该技术集成密度达到现有HBM的约4倍，为高性能AI半导体铺平道路。

HBM决定AI半导体性能，其核心在于多层存储芯片垂直堆叠。堆叠层数越多，性能越强，但芯片越薄越难处理。

厚度仅几十微米甚至更薄的芯片极易弯曲或断裂，传统工艺在此尺度下失效。这一问题长期制约着HBM的层数突破。

研究团队将转移印刷与实时键合两种技术整合为单一工艺平台。转移印刷负责将芯片精准移至指定位置，实时键合在芯片转移瞬间同步完成金属连接。

芯片转移、贴装与电气连接三道工序合为一体。这一集成方案从根本上解决了超薄芯片的操作难题。

利用该工艺，团队在低于180摄氏度、低于20千帕的温和条件下成功堆叠厚度约14微米的超薄硅芯片10层以上。14微米约为头发丝的五分之一。

堆叠完成后层间对位误差极小，芯片翘曲被大幅抑制。相同封装高度内可容纳的芯片数量大幅增加。

该技术不仅适用于AI半导体，还可用于小芯片封装及微发光二极管显示器领域。研究成果已发表在国际学术期刊《Results in Engineering》网络版。

行业分析认为，从材料工艺到集成方案，这项突破为后摩尔时代的芯片堆叠提供了全新技术路径。